【环球网科技综合报道】过去20年，服务器峰值算力约每两年增长3倍，互连带宽却仅增长约1.4倍——当算力的“引擎”越转越快，数据的“公路”却渐渐跟不上节奏。9月2日，在2026 ODCC开放数据中心大会上，芯展速副总裁李蓁宣布该公司GE6216 Gen6 Retimer芯片正式上市。这款面向PCIe 6.0时代的高速互连芯片，试图回答一个行业共同面对的问题：当算力瓶颈从“算”转向“连”与“存”，数据通路该如何重构？
算力瓶颈之变：从“算得快”到“连得通”
李蓁在演讲中称，随着大模型参数量与并发度同步攀升，数据在GPU、内存、存储与网络之间的交互愈发频繁，通信与数据搬移正越来越多地决定算力的实际利用率。
芯展速副总裁李蓁于2026 ODCC大会发表演讲
这一判断在具体场景中得到印证。李蓁介绍，在部分推理场景下，当张量并行度TP等于8时，预填充阶段的集中通信可占据近一半时间；而在预训练阶段，GPU的模型浮点利用率甚至不足40%。更值得关注的是，中高端CPU、GPU在等待数据时整机功耗仍可达300瓦左右，“等待本身并不是免费的”。
进入PCIe 6.0时代，信号传输面临新的技术门槛。李蓁解释，PCIe 6.0将调制方式从NRZ切换为PAM4，以四个电平承载信息，眼图眼高缩减至原来的约三分之一，数据链路对噪声、串扰和抖动更为敏感。在同样的主板、连接器和线缆条件下，Gen6信号可传输的距离明显缩短，对噪声的容忍度持续降低。“算力每上一个台阶，服务器板上的链路预算就紧一分。”李蓁说，Retimer正因此从过去的可选元器件，转变为AI服务器设计中的刚需组件。
GE6216解题：三大场景释放系统设计自由度
面对链路预算收紧的现实，GE6216试图通过在关键位置部署重定时芯片，将难以控制的长链路拆解为若干段更可控的短链路，从而改善信号稳定性。李蓁表示，在AI服务器中，Retimer带来的收益不只是信号稳定，更能释放系统设计自由度，支撑硬件资源按需分配与弹性扩容。
在GPU链路扩展场景中，CPU与网卡、DPU经由中板和计算交换结构连接背板上的XPU，中间需经过大量连接器与板卡。通过在链路两端部署Retimer，系统不必全线升级昂贵的高等级板材，采用中低损耗板材搭配有源器件的组合即可实现信号补偿，从而优化整机物料成本。
在NVMe SSD链路扩展方面，随着服务器存储密度不断上升，CPU经背板连接远端SSD时的链路损耗愈发不可控。引入信号补偿器件后，距离、板材与连接器从硬性约束转变为可权衡的设计选项，服务器机械布局的灵活度随之提升。
CXL链路扩展是第三个关键场景。CXL运行在PCIe 6.0物理层之上，通用服务器通过CXL线缆访问共享内存池，线缆走线长度成为突出挑战——若不做补偿，信号甚至难以走完10厘米的板内走线。导入Retimer后，CXL内存池与接入服务器得以真正实现按需扩展、按需扩容。李蓁称，CXL 3.0的普及与Gen6平台导入同步推进，内存池化每推进一步，Retimer的用量就随之放大。
综合三大场景，GE6216可实现四重收益：设计与放置的自由度提升；支撑GPU、NVMe SSD与CXL内存模块按需分配、按需扩容；通过Retimer支持的诊断与遥测能力实现链路可视化，使问题更易定位；以及借助pin-to-pin乃至package-to-package设计降低导入与量产风险。
从单品到全链路：存、联、算协同布局
GE6216并非孤立的产品节点。李蓁在演讲中透露，芯展速的产品布局围绕数据链路上“存、联、算”三个节点展开。
在“联”的层面，公司同时提供Redriver与Retimer两类器件，客户可根据自身服务器设计需求与链路预算，在成本、功耗与延迟之间取得更优平衡。其中Redriver作为纯模拟器件，不恢复时钟，成本、功耗与延迟较低，适用于板内直连的短链路；Retimer则通过时钟恢复与信号重生成，避免噪声逐段累积，更适合长走线与跨背板、跨线缆场景。
在“存”的层面，芯展速同时提供主控与模组产品，容量覆盖从240GB到122TB，可满足不同容量与介质类型的存储需求。李蓁表示，存储作为数据链路上真实且重要的端点，使公司得以在出厂前完成各类真实负载与兼容性测试。
在“算”的层面，公司布局了显存扩容方案，以存储侧容量置换昂贵显存，实现成本与性能的平衡。三条产品线服务于同一条数据通路，互为真实负载、联合验证、统一支持，为客户提供整条链路的确定性，而非三份孤立的规格书。
在产品路线上，芯展速Gen5产品包括Retimer与企业级SSD均已批量发货；今年年底将量产Gen6 SSD，以期在代际更迭的时间窗口助力客户更快释放Gen6服务器的算力效率；同时李蓁也透露，公司已在预研Gen7产品，计划从芯片、板载IC、有源线缆及配套链路诊断软件等维度持续推进。
谈及未来，李蓁表示：“未来，芯展速将与整机厂商、平台厂商和生态伙伴一起，把Gen6时代的每一路链路都设计对，让中国AI数据中心跑在Gen6的高速通路上。”
在算力规模持续扩张的当下，数据能否高效、稳定地流向计算单元，正成为决定AI基础设施整体效能的关键一环，而高速互连器件的国产化与生态协同，也将在其中扮演愈发重要的角色。（赵华）